欢迎踏上 Versal 自适应计算架构的探索之旅！本指南专为刚接触 Vitis 统一软件平台和 Versal ACAP 的开发者设计。无论您是来自传统 FPGA 开发背景、嵌入式软件开发领域，还是 AI/ML 算法工程师，这里都将是您理解 PS（处理系统）、PL（可编程逻辑）与 AIE（AI 引擎）协同工作的最佳起点。

在接下来的六个章节中，您将从最基础的数据搬运开始，逐步掌握多路复用与包交换、动态参数重配置、流控与死锁避免等核心概念。最终，您将亲手构建大规模 2D FFT 算法，并完成 CNN（MNIST）在 AIE-ML 阵列上的完整映射，获得从理论到实际部署的全链路实践经验。

以下是您的学习路线图：

第1章：跨越边界 — PS、PL 与 AIE 间的数据流动

理解 Versal 架构三大处理域之间的基础数据搬运机制，通过简单的内存到流、流到内存的数据搬运内核，掌握 PS、PL 与 AIE 之间的数据交换原理。
开始阅读

第2章：高速公路管理 — 基于包交换的多播与路由

学习如何通过将独立数据流打包复用，克服 PL 与 AIE 之间物理连接数量的限制，实现高效的多播与路由策略。
开始阅读

第3章：动态调优 — 同步与异步运行时参数

探索如何在无需停止 AI 引擎或重新编译图结构的情况下，动态更新标量和数组参数，实现运行时的灵活调优。
开始阅读

第4章：预防交通堵塞 — 流式 FIFO 与死锁避免

掌握流深度配置的艺术，消除反压、防止系统死锁，并最大化吞吐量，确保数据流在系统中的顺畅传输。
开始阅读

第5章：数学编排 — 构建大规模 2D FFT

见证如何将 64K 点 FFT 这类复杂的 \(O(N^2)\) 算法进行分解，并在 AIE 与 PL 单元间并行化与扩展，掌握大规模信号处理的实现方法。
开始阅读

第6章：整合实践 — 将 CNN (MNIST) 映射到 AIE-ML 阵列

深入实际案例，了解卷积、最大池化和全连接层如何映射到 AIE-ML 空间架构，完成神经网络在自适应计算平台上的完整部署。
开始阅读